Povedzte o tejto položke priateľom:
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Katarzyna Radecka 2003 edition
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing
Katarzyna Radecka
a
216 pages, biography
| Médium | Knihy Hardcover Book (Kniha s pevnou väzbou a obalom) |
| Vydané | 30. novembra 2003 |
| ISBN13 | 9781402076527 |
| Vydavatelia | Springer-Verlag New York Inc. |
| Strany | 216 |
| Rozmery | 155 × 235 × 14 mm · 548 g |
| Jazyk | Angličtina |
Mere med samme udgiver
Pozrieť všetko od Katarzyna Radecka ( napr. Hardcover Book a Paperback Book )