RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design -  - Knihy - Sutherland HDL - 9781546776345 - 10. júna 2017
V prípade, že obal a názov nesedia, platí názov

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Cena
€ 110,49

Objednané zo vzdialeného skladu

Očakávané doručenie 11. - 25. nov
Vianočné darčeky je možné vrátiť do 31. januára
Pridať do vášho zoznamu prianí na iMusic

Not rated yet

Médium Knihy     Book
Vydané 10. júna 2017
ISBN13 9781546776345
Vydavatelia Sutherland HDL
Rozmery 150 × 220 × 20 mm   ·   644 g