Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Knihy - Springer-Verlag New York Inc. - 9781475770360 - 18. marca 2013
V prípade, že obal a názov nesedia, platí názov

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Cena
€ 84,99

Objednané zo vzdialeného skladu

Očakávané doručenie 8. - 16. okt
Dostávajte upozornenia na nové nahrávky interpreta Gary D. Hachtel

Naši zákazníci hovoria:

14-dňová lehota na vrátenie podľa európskej legislatívy o ochrane spotrebiteľa
Najvyššie hodnotenie na Trustpilot
Pridať do vášho zoznamu prianí na iMusic

Not rated yet

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Médium Knihy     Paperback Book   (Kniha s mäkkou väzbou a lepeným chrbtom)
Vydané 18. marca 2013
ISBN13 9781475770360
Vydavatelia Springer-Verlag New York Inc.
Strany 564
Rozmery 178 × 254 × 31 mm   ·   1,03 kg
Jazyk Angličtina  

Viac od toho istého vydavateľa

Pozrieť všetko od Gary D. Hachtel